? ? 隨著科學(xué)技術(shù)的發(fā)展，日益廣泛采用的微電子技術(shù)和電氣化的逐步實(shí)現(xiàn)，形成了復(fù)雜的電磁環(huán)境。有些產(chǎn)品在雷雨季節(jié)時(shí)運(yùn)行，經(jīng)常會(huì)有大量部件損壞；還有一些產(chǎn)品，在實(shí)驗(yàn)調(diào)試階段，每一樣指標(biāo)、性能都完美適配，但到了客戶(hù)手里卻小毛病不斷。
? ? 這些問(wèn)題當(dāng)中，有相當(dāng)一部分都源于電磁干擾。所以，不斷研究和解決電磁環(huán)境中設(shè)備之間以及系統(tǒng)間相互關(guān)系的問(wèn)題，促進(jìn)了電磁兼容技術(shù)的迅速發(fā)展。
電磁干擾
? ? 電磁兼容(EMC)是設(shè)備或系統(tǒng)在其電磁環(huán)境中能正常工作且不對(duì)該環(huán)境中任何事物構(gòu)成不能承受的電磁干擾的能力。
? ? EMC由兩部分構(gòu)成：電磁干擾(EMI)和電磁抗擾度(EMS)，電磁干擾是指設(shè)備或系統(tǒng)對(duì)外發(fā)射的干擾，不能超過(guò)限值；而電磁抗擾度是指設(shè)備或系統(tǒng)能夠抵抗外界環(huán)境電磁干擾的最小值。
? ? 電磁干擾形成的三要素分別為干擾源，傳播途徑以及敏感設(shè)備。一般情況下EMI整改往往是從干擾源以及傳播路徑上入手的，即抑制干擾源和切斷傳播路徑。
EMI抑制方案
? ? 以音頻產(chǎn)品為例，抑制傳導(dǎo)EMI措施主要可分為抑制干擾源以及傳播路徑的優(yōu)化兩大方向。
01.抑制干擾源方向
D類(lèi)功放產(chǎn)品存在功率管高頻開(kāi)關(guān)動(dòng)作，這樣勢(shì)必會(huì)造成較差的傳導(dǎo)EMI進(jìn)而影響系統(tǒng)中其他電路，矽力杰現(xiàn)有產(chǎn)品中有如下優(yōu)化措施：
1. 抖頻技術(shù)：
將原來(lái)單一的開(kāi)關(guān)頻率擴(kuò)展到一定的范圍內(nèi)，從而降低頻譜中單個(gè)尖峰的高度。
SY6014/SY6014A是高性能模擬D類(lèi)功放芯片，采用偽隨機(jī)頻率抖動(dòng)技術(shù)，將原本的單一峰值能量擴(kuò)展為一個(gè)頻帶的平均能量，使得該頻帶內(nèi)的峰值能量下降6dB。
2. 相位延遲技術(shù)：
針對(duì)多通道輸出的產(chǎn)品，將各路的PWM輸出之間增加相位延遲，進(jìn)而減小頻譜上對(duì)應(yīng)頻率的峰值。
SY6045B/SY60020是I2S輸入集成高性能DSP支持雙通道的數(shù)字輸入音頻放大器, 其每一路的驅(qū)動(dòng)部分均可以通過(guò)I2C設(shè)置相位延遲, 在電視應(yīng)用中，通過(guò)調(diào)節(jié)相位延遲, 使其在不影響音頻性能的前提下，EMI傳導(dǎo)干擾降低5.5dB。
3. 邊沿控制技術(shù)：
優(yōu)化驅(qū)動(dòng)電路，有效控制開(kāi)關(guān)上升下降沿，減少輸出邊沿的振鈴。矽力杰模擬/數(shù)字音頻功放芯片中皆進(jìn)行了功率管驅(qū)動(dòng)電路的優(yōu)化。
4. 增加緩沖電路：
在PWM輸出節(jié)點(diǎn)增加合適的緩沖電路，可以改善邊沿時(shí)間，從而改善EMI。
02.傳播路徑的優(yōu)化
傳播路徑的優(yōu)化主要可通過(guò)優(yōu)化PCB布局布線(xiàn)來(lái)提高抗電磁干擾性能。
1. 地平面屏蔽：
盡量將功率走線(xiàn)和信號(hào)走線(xiàn)置于中間層，用頂層和底層整片的地平面包圍。
? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 頂層：接地? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?中間層：信號(hào)/電源? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?底層：接地
2. 過(guò)孔縫合：
將所有的地平面使用大量等間距的過(guò)孔連接起來(lái)。
3.?功率走線(xiàn)合圍：
同樣用過(guò)孔沿功率走線(xiàn)均勻布置以提供最近的低阻抗路徑
4. 邊緣合圍：
將PCB板邊緣同樣用過(guò)孔合圍，可以減小板邊緣的電容效應(yīng)從而改善EMI。
? ? 在音頻領(lǐng)域中，電磁干擾不僅會(huì)影響產(chǎn)品的工作可靠性，還經(jīng)常會(huì)耦合到音頻信號(hào)的路徑中。低EMI電路設(shè)計(jì)可以避免不必要的PCB重新制造，節(jié)省開(kāi)發(fā)成本和時(shí)間，確保電子產(chǎn)品按時(shí)甚至提前進(jìn)入消費(fèi)者視野。